接口IP芯片图标

接口IP

作为PCIe 5.0控制器

作为PCIe 5.0 Rambus控制器(以前从PLDA XpressRICH)的目的是获得最大的PCI Express(作为PCIe) 5.0性能的设计灵活性和易于集成。它完全向后兼容作为PCIe 4.0和3.1/3.0。5.0控制器作为PCIe AXI(原名XpressRICH-AXI)也可以。Rambus的控制器5.0作为PCIe PHY形成一个全面接口子系统解决方案提供高带宽和低延迟连接下一代应用在人工智能、机器学习(AI /毫升),数据中心,边缘5 g基础设施和图形。

5.0作为PCIe控制器是如何运作的吗

作为PCIe 5.0控制器是可配置的和可伸缩的IP为ASIC设计和FPGA实现。它支持作为PCIe 5.0、4.0和3.1/3.0规格,以及版本5。x PHY接口的PCI Express(管)规范。IP可以配置为支持端点,根端口,交换机端口,和双模拓扑,允许各种各样的使用模型。

作为PCIe 5.0控制器框图
作为PCIe 5.0控制器框图
作为PCIe 5.0控制器AXI框图
作为PCIe 5.0控制器AXI框图
作为PCIe 5.0接口子系统的解决方案
作为PCIe 5.0接口子系统的解决方案

Rambus的5.0作为PCIe PHY作为PCIe 5.0和5.0作为PCIe控制器组成一个完整的接口子系统。作为PCIe 5并行转换器PHY可以在一个先进的7海里FinFET流程节点。作为PCIe 5.0控制器可以合成任何过程。

数据中心的进化:加速与PCI Express 5.0计算

数据中心的进化:加速与PCI Express 5.0计算

PCI Express®(作为PCIe)接口的关键支柱,各计算节点之间的数据在高带宽如cpu、gpu, fpga, workload-specific加速器。云计算的兴起和超大型数据中心,以及高带宽应用,比如人工智能(AI)和机器学习(ML),需要新的水平PCI Express 5.0的性能。

解决方案产品

协议的兼容性

协议 信号率(GT / s) 应用程序
作为PCIe 3.1/3.0 8 服务器、存储、网络设备
作为PCIe 4.0 16 服务器、存储、网络设备
作为PCIe 5.0 32 5 g AI,服务器、存储、网络、基础设施
并行转换器信号完整性挑战28 gbps

并行转换器信号完整性挑战28 gbps

保持信号完整性已经成为越来越困难随着数据速率的过去28 gbps 56 gbps。28 gbps, NRZ是首选和标准化编码方案由1和0。NRZ也称为PAM2(脉冲幅度调制,2级),由于其含有两个振幅水平1比特的信息在每一个符号。串行数据速率达到56 Gb / s /频道,信号带宽的增加引起的缺陷促使高速串行数据行业采用PAM4,或4层脉冲幅度调制。

发明

阶段Interpolator-Based CDR

降低成本、电力和时钟和数据恢复(CDR)电路,提高抖动性能在高速并行和串行链路和PLL-based CDR。

相关市场和应用

Baidu
map