Rambus

在Rambus,我们创造尖端半导体和IP产品,包括内存和接口安全、智能传感器和照明。

CXL IP互连子系统

提供高带宽cache-coherent互连性能

联系我们

CXL控制器层和物理层的IP

Rambus高性能计算表达链接™(CXL™) 3.0和2.0控制器、phy和子系统优化用于soc, asic和fpga。这些行业领先的高性能解决方案接口地址AI / ML,数据中心和边缘的应用程序。

探索产品
CXL控制器
CCIX控制器
CXL PHY
CXL互联子系统
版本 最大数据速率(GT / s) 控制器 控制器与阿喜 体育
CXL 3.0 64年 下载CXL 3.0体育产品简短产品简短
CXL 2.0/1.1 32 下载CXL控制器产品短暂的2.0/1.1产品简短 下载CXL控制器产品短暂的2.0/1.1产品简短 下载CXL 2.0/1.1 PHY产品简短产品简短

CXL控制器IP

功能 CXL 2.0控制器
数据速率(GT / s) 32
协议支持 CXL.io
CXL.mem
CXL.cache
车道配置 x1, x2, x4, x16的混合体
管规范的支持 管5。x 8、16、32、64和128位可配置管界面宽度
硅的实现 主机设备,双模式/共享
物理功能(PF) 64
虚函数(VF) 512年
作为PCIe表达先进的错误报告(AER) 是的
QuickBoot模式 可选
向后兼容性 1.1

回到顶部

CXL PHY IP

功能 3.0 CXL PHY CXL PHY 2.0/1.1
数据速率(GT / s) 64 多达32
控制器接口 管6.0 管5.1
向后兼容性 2.0,1.1
转接插座Tx有限脉冲响应(杉木)与多层次不强调均衡器 是的 是的
赔偿> 36分贝在PVT通道插入损耗 是的 是的
浮动DFE利用补偿反射40 ui 是的
Tx EMI / Rx扩频时钟 是的 是的
内建自测生成和AC / DC边界扫描 是的 是的
内置的伪随机位序列 是的 是的
眼睛Schmoo现场实时监控和接收数据 是的 是的
自动校准的关键电路 是的 是的
LabStation™软件环境对系统级启动、表征和验证 是的 是的

回到顶部

CCIX控制器IP

版本 最大数据速率(GT / s) 控制器 控制器与阿喜
1.1 32 下载CCIX 1.1控制器产品简短产品简短 下载CCIX 1.1控制器产品简短产品简短

完成CXL互联子系统的解决方案

Rambus CXL 2.0控制器利用silicon-proven作为PCIe CXL 5.0控制器架构。输入输出路径和CXL补充道。缓存和CXL。mem路径具体CXL标准。控制器使本机Tx / Rx CXL的用户界面。io交通以及英特尔CXL-cache CXL / mem协议接口(CPI)。mem和CXL。缓存的流量。

提供的图形用户界面(GUI)向导允许设计师定制IP的确切需求,通过启用,禁用,和调整大量的参数,包括CXL设备类型、管道接口配置、缓冲区大小和延迟,低功率支持,SR-IOV参数,等最佳吞吐量,延迟、大小和权力。

CXL 2.0控制器框图
CXL 2.0控制器框图

Rambus CXL 2.0(5.0作为PCIe)体育是一种低功耗,area-optimized、硅IP核设计一种面向系统的方法最大限度的灵活性和易于集成。它提供了多达32 GT高性能/ s信号率应用人工智能(AI),数据中心,边缘5 g基础设施和图形。

一起,Rambus CXL 2.0控制器层和物理层提供完整CXL互连子系统。

CXL内存互连倡议:让数据中心体系结构的一个新时代

CXL内存互连倡议:让数据中心体系结构的一个新时代

响应数据的指数增长,该行业的阈值是一个开创性的体系结构转变,将从根本上改变性能、效率和全球数据中心的成本。服务器架构,这几十年来一直保持平稳,是一个革命性的一步来解决日益增长的需求数据和贪婪的先进的工作负载的性能需求。

下载白皮书

从博客

新闻

论文

在线研讨会

联系我们
Rambus标志
Baidu
map