Rambus DDR3内存PHY完全兼容DDR3在1.5 v和DDR3L 1.35 v和可扩展到2133 mbps。的体育经历了广泛的替代SOC设计阶段建模和仿真,包和PCB环境轻松实现,使first-time-right设计。
DDR3控制器通过有预见性的命令处理内存总线效率最大化,银行管理,auto-precharge和添加剂延迟的支持。核心发展类金融机构兼容,支持一系列的用户接口逻辑。
Rambus DDR3 PHY和DDR3控制器一起使用组成一个完整的DDR3内存接口子系统。另外,这些核心可以单独许可搭配3理查德·道金斯方DDR3控制器或PHY解决方案。
全面的芯片和系统设计评审
工程设计服务:
协议 | 数据速率(Gbps) | 应用程序 |
---|---|---|
DDR3 (1.5 v) | 1600 - 2133 | 物联网,边缘 |
DDR3L (1.35 v) | 1600 - 1866 | 物联网,边缘 |
FlexPhase每一点时间调整电路抗扭斜数据和时钟信号,提高信号的完整性和简化包和PCB系统设计。