接口IP芯片图标

接口IP

HBM3 PHY

Rambus高带宽内存代3 (HBM3) PHY优化系统,需要一个高带宽、低延迟的内存解决方案。与集成HBM3控制器它包含一个完整的HBM3内存子系统。

HBM3内存子系统是如何工作的

HBM3是一种高性能记忆功能降低功耗和一个小的形式因素。它结合了2.5 d包装与更广泛的接口时钟速度较低(比GDDR6)提供更高的整体吞吐量更高bandwidth-per-watt效率AI /毫升和高性能计算(HPC)应用程序。

Rambus HBM3内存子系统支持的数据率达8.4 Gbps销数据。16个独立通道的接口功能,每个都包含64位数据宽度为1024位。在最大数据速率,这提供了一个总接口的带宽1075.2 GB / s。

2.5 d系统的接口是设计的插入器用于路由信号之间的3 d DRAM堆栈和SoC的内存子系统。这种组合的信号密度和堆积形式因素需要特殊设计的考虑。为了使简单的实现和改进设计的灵活性,Rambus执行完整的信号和电源完整性分析整个2.5 d系统确保所有信号,电力和热能需求得到满足。

HBM3内存子系统的例子
HBM3内存子系统的例子

Rambus HBM3内存子系统支持HBM3内存设备2、4、8、12、16 DRAM烟囱高度和密度的32 Gb。子系统最大化带宽和延迟通过有预见性的命令处理。

Rambus HBM3内存子系统由一个集成HBM3 PHY和控制器。另外,这些核心可以单独授权与第三方HBM3控制器或体育的解决方案。

HBM3记忆:突破更大的带宽

HBM3记忆:突破更大的带宽

AI /毫升的要求更大的带宽是贪得无厌的开车迅速改善,并且在计算硬件和软件的方方面面。HBM内存的高带宽需求的理想解决方案AI /毫升训练,但它需要额外的设计考虑2.5 d体系结构。现在我们新一代的边缘HBM新的高度,将提高记忆和能力。设计师可以意识到新层次的性能与Rambus HBM3-ready内存子系统的解决方案。

解决方案产品

协议的兼容性

协议 数据速率(Gbps) 应用程序
HBM3 4.8,5.6,6.4,8.4 AI /毫升、高性能计算、数据中心、图形

发明

阶段Interpolator-Based CDR

降低成本、电力和时钟和数据恢复(CDR)电路,提高抖动性能在高速并行和串行链路和PLL-based CDR。
Baidu
map