HBM内存控制器层和物理层的IP

提供超高带宽、低延迟记忆性能

家>接口IP>HBM IP存储接口子系统

HBM IP存储接口子系统

Rambus高带宽内存(HBM) 3.0和2 e /控制器,PHY和内存接口子系统提供高带宽,低延迟记忆性能AI /毫升,图形和 HPC应用程序

探索产品

HBM控制器

HBM PHY

HBM内存子系统

版本	最大数据速率(Gb / s)	子系统	控制器	体育
HBM3	8.4	产品简短	产品简短	产品简短
HBM2E / 2	3.6/2.0	产品简短	产品简短	产品简短

HBM3 & HBM2E控制器ip

特性	HBM3 产品简短	HBM2E / 2 产品简短
速箱(Gb / s)	8.4	高达3.6/2.0
通道密度(Gb)	多达32	24
渠道/ Pseudo-Channels	16/32	8/16
DRAM栈	16	12
PHY接口	发展类金融机构的风格	发展类金融机构的风格
PHY独立模式	是的	是的
刷新管理支持	是的
有预见性的命令处理为最小延迟	是的	是的
综合排序功能	是的	附加的核心
Self-refresh和省电低功耗模式	是的	是的
RAS特性	是的	是的
内置活动监视器	是的	是的
发展类金融机构兼容	是的	是的
端到端数据奇偶校验	是的	是的
界面逻辑	本地或阿喜	本地或阿喜

回到顶部

HBM3 & HBM2E PHY IP

特性	HBM3 产品简短	HBM2E / 2 产品简短
速箱(Gb / s)	8.4	3.6
通道密度(Gb)	多达32	24
渠道/ Pseudo-Channels	16/32	8/16
DRAM栈	16	12
控制器接口	发展类金融机构的风格	发展类金融机构的风格
PHY独立模式	是的	是的
选择低功耗操作状态	是的	是的
可编程输出阻抗	是的	是的
销可编程支持巷修复	是的	是的
ZQ校准输出阻抗	是的	是的
IEEE 1500测试支持	是的	是的
自主测试支持	是的	是的
SSO降噪	是的	是的
Micro-bump音调匹配DRAM音高	是的	是的
金属栈	15层	13到15层
取向	东西方	东西方
注册界面状态的观察	是的	是的
LabStation™软件环境对系统级启动、表征和验证	是的	是的

回到顶部

完成HBM3内存子系统的解决方案

HBM是一种高性能内存标准功能降低功耗和一个小的形式因素。它结合了2.5 d包装与更广泛的接口时钟速度较低(比GDDR6)提供更高的整体吞吐量更高bandwidth-per-watt效率AI /毫升和高性能计算(HPC)应用程序。

HBM3内存子系统的例子

2.5 d / 3 d系统架构与HBM3记忆

Rambus HBM内存子系统由co-validated控制器层和物理层的核心。这些内核也可以单独授权与第三方或客户控制器或体育的解决方案。

Rambus HBM内存子系统支持的数据速率8.4 Gb / s /数据销(HBM3)。1024位的接口和最大数据速率,它可以提供1075.2 GB / s的内存带宽。

2.5 d系统的接口是设计的插入器用于路由信号之间的3 d DRAM堆栈和SoC的内存子系统。这种组合的信号密度和堆积形式因素需要特殊设计的考虑。为了使简单的实现和改进设计的灵活性,Rambus执行完整的信号和电源完整性分析整个2.5 d系统确保所有信号,电力和热能需求得到满足。

HBM3记忆:突破更大的带宽

AI /毫升的要求更大的带宽是贪得无厌的,开车迅速改善,并且在计算硬件和软件的方方面面。HBM内存的高带宽需求的理想解决方案AI /毫升训练,但它需要额外的设计考虑2.5 d体系结构。现在我们新一代的边缘HBM新的高度,将提高记忆和能力。设计师可以意识到新层次的性能与Rambus HBM3-ready内存子系统的解决方案。