联系
产品简短6 g PHY是如何运作的吗
Rambus 6 g多协议并行转换器(MPS) phy是通用的,高速串行连接子系统支持数据率从1.25 Gbps 6.375 Gbps。优化对权力和区域,他们可以即使single-protocol竞争解决方案。
phy包括PMA硬宏观支持广泛的网络协议和作为PCIe PCS-BIST软宏PIPE4兼容。他们有一个最小的侧向控制和是可配置的x2, x4和×8车道配置。这使phy提高灵活性,支持范围广泛的应用程序。
6克物理特性Built-in-self-test(阿拉伯学者)和伪随机位序列检查功能,发送和接收均衡,并支持广泛的参考时钟乘数来改善系统优势和性能。这样可以确保最佳的信号质量,使更大的设计灵活性。
可以在台积电和全球铸造过程节点。
并行转换器信号完整性挑战28 gbps
保持信号完整性已经成为越来越困难随着数据速率的过去28 gbps 56 gbps。28 gbps, NRZ是首选和标准化编码方案由1和0。NRZ也称为PAM2(脉冲幅度调制,2级),由于其含有两个振幅水平1比特的信息在每一个符号。串行数据速率达到56 Gb / s /频道,信号带宽的增加引起的缺陷促使高速串行数据行业采用PAM4,或4层脉冲幅度调制。
解决方案产品
特性
可交付成果
服务
特性
- 双车道配置(x1, x2, x4的混合体
- 传输的至少800 mV微分峰
- 支持AC-coupled接口
- 精密电力启动/关闭功能优化,和关闭未使用的链接(s)的能力
- 误码率小于10-15年6.375 Gbps
- 大范围的锁相环乘法支持低参考时钟频率
- 灵活的ASIC孵蛋的
- 紧斜2车道之间的ui PMA的控制
- 与多级不强调一抽头均衡器传输
- 支持作为PCIe和CEI6-SR不强调设置
- 得到线性均衡器可编程设置提供8分贝增益为6.4 gbps
- 可扩展的接口使通讯注册多个pma和PCS-BIST软宏
- 内建自测试(BIST)生成和AC / DC边界扫描的支持
- 内置的伪随机位序列模式生成和检查独立回路测试
- 眼睛schmoo现场实时监控和接收数据
- 操作在宽温度范围(-40 C + 125 C
可交付成果
- PMA硬宏
- Verilog模型
- LEF抽象(.lef)
- 时间模型(lib)
- CDL网表(.cdl)
- 生成模型
- IBIS-AMI模型
- GDSII布局
- 刚果民主共和国和lv报告
- PCS-BIST软宏
- RTL模型
- 数据表
- SoC集成指南
- 可选设计集成和启动支持服务
服务
全面的芯片和系统设计评审
- 开始/项目评审
- 平面图审查
- 测试/描述计划审核
- 方案设计评审
- 板设计审查
- 最后的芯片集成审查
- 跟进和测试评估
工程设计服务:
- 包装设计
- 系统板布局
- Statistically-based信号和电源完整性分析
协议的兼容性
| 协议 | 数据速率(Gbps) | 应用程序 |
|---|---|---|
| PCIe1/2/3 | 2.5,5 | 显卡和高带宽的外围设备 |
| SATA的1/2/3 | 1.5,3、6 | 个人电脑和服务器存储 |
| GbE | 1.25 | 底板和铜电缆网络 |
| XAUI / 2 xxaui | 3.125,6.25 | 网络 |
| CEI6-SR | 4.976 - -6.375 | 电信和网络 |
| USB 2/3 | 0.4,5 | 计算机和外围设备连接 |
| 茵特拉肯 | 4.976 - -6.375 / td > |
网络 |
