接口IP
作为PCIe 4.0并行转换器PHY
Rambus PCI Express(作为PCIe) 4.0并行转换器PHY旨在最大化接口速度困难系统在高性能计算环境中发现。这是一个低功耗、area-optimized silicon-proven IP设计一种面向系统的方法最大限度的灵活性和易用性集成为我们的客户。与作为PCIe 4.0 PLDA控制器核心它包含一个完整的作为PCIe 4.0串并收发器子系统。另外,它也可以与管4.2兼容的第三方集成控制器。作为PCIe 4并行转换器PHY支持作为PCIe 4.0, 3.0和2.0,并完全支持工艺性。
联系
产品简短作为PCIe 4.0接口是如何运作的吗
的作为PCIe 4.0 Rambus PHY PLDA作为PCIe 4.0数字控制器组成高性能串行连接子系统。优化对权力的挑战,high-loss频道,我们作为PCIe 4.0接口的解决方案是理想的高性能数据中心,边缘和图形应用程序。
的PHY配有PMA硬宏观支持作为PCIe 4.0, 3.0和2.0协议和一个物理编码子层(pc)软宏作为PCIe管4.2兼容。作为PCIe 4.0数字控制器,集成了PLDA PHY还可以搭配第三方管4.2兼容的控制器。
体育有一个最小的侧向控制和可配置在x2, x4和×8车道配置。这给PHY改善灵活性和支持范围广泛的应用程序。作为PCIe 4.0 phy严格测试的第三方通过合规测试和内部系统的互操作性测试。
为了提高系统的优势和性能,我们的解决方案功能发送和接收均衡和全面均衡的适应。这确保数据恢复甚至在通道和系统干扰的存在。
我们作为PCIe 4并行转换器PHY可用在台积电,全球铸造和三星流程节点。
解决方案产品
特性
可交付成果
服务
特性
- 作为PCIe 4.0包含一个完整的接口子系统作为PCIe 4.0 PLDA控制器核心
- 双车道配置的x2, x4的混合体
- 灵活的ASIC孵蛋的
- 紧斜2车道之间的ui PMA的控制
- 3-tap Tx有限脉冲响应(杉木)与多层次不强调均衡器
- 确定性延迟+ 1 ui内变异为Tx的车道
- 连续时间线性均衡器(CTLE)和可编程设置提供12 db的增益峰值在奈奎斯特频率
- 自动校准的关键电路性能和收益最大化
- 支持分岔和quadfurcation模式
- 6-tap Rx DFE(判决反馈均衡器)
- 二阶CDR会议SSC和RX正弦抖动的要求
- 可扩展的接口使通讯注册多个pma和PCS-BIST软宏
- 内建自测试(BIST)生成和AC / DC边界扫描的支持
- 内置的伪随机位序列模式生成和检查独立回路测试
- 眼睛schmoo现场实时监控和接收数据
- 操作在一个宽温度范围(-40 C + 125 C)
- 包括防静电结构
- 斯里兰卡的支持
可交付成果
- PMA硬宏
- Verilog模型
- LEF抽象(.lef)
- 时间模型(lib)
- CDL网表(.cdl)
- 生成模型
- IBIS-AMI模型
- GDSII布局
- 刚果民主共和国和lv报告
- PCS-BIST软宏
- RTL模型
- 数据表
- SoC集成指南
- 可选设计集成和启动支持服务
服务
全面的芯片和系统设计评审
- 开始/项目评审
- 平面图审查
- 测试/描述计划审核
- 方案设计评审
- 板设计审查
- 最后的芯片集成审查
- 跟进和测试评估
工程设计服务:
- 包装设计
- 系统板布局
- Statistically-based信号和电源完整性分析
并行转换器信号完整性挑战28 gbps
保持信号完整性已经成为越来越困难随着数据速率的过去28 gbps 56 gbps。28 gbps, NRZ是首选和标准化编码方案由1和0。NRZ也称为PAM2(脉冲幅度调制,2级),由于其含有两个振幅水平1比特的信息在每一个符号。串行数据速率达到56 Gb / s /频道,信号带宽的增加引起的缺陷促使高速串行数据行业采用PAM4,或4层脉冲幅度调制。
协议的兼容性
| 协议 | 信号率(GT / s) | 应用程序 |
|---|---|---|
| 作为PCIe 2.0 | 4 | 高带宽外设和显卡 |
| 作为PCIe 3.0 | 8 | 企业解决方案和芯片,芯片连接 |
| 作为PCIe 4.0 | 16 | 超大型数据中心和大数据的应用程序 |
