| 32 x数据速率 |
传输32位的数据I / O在每个时钟周期- 16倍的数据位中常见的DDR(双倍数据速率)技术今天许多DRAM产品。通过Rambus 32 x数据率是发达 |
| 高级电源状态管理 |
高级电源状态的记忆系统启用和禁用关键电路,如输入接收器和时钟电路,提供了一个有效的方法来降低内存系统能力对各种系统的性能水平。 |
| 不对称平衡 |
使下一代非常高带宽内存系统。信号均衡应用不对称在DRAM内存PHY和通信链路,提高整体的信号完整性,同时最小化DRAM设备的复杂性和成本。 |
| 二进制像素 |
二进制像素使图像传感器使用离散光子感觉阈值,类似于人类的眼睛,为了更好的灵敏度在黑暗到光明的和改进的动态范围。 |
| 缓冲模块 |
随着内存系统继续发展,记忆系统带宽是推进到更高水平通过使用更广泛的记忆系统总线和更快的per-pin信号率。 |
| 信道均衡 |
提高接收的眼睛和系统利润减少传输干扰(ISI)在高速并行和串行连接通道。 |
| 时钟乘DLL |
提高集成水平和高速并行和串行链路干扰抑制能力。 |
| 以DDR地址/控制 |
发送地址和控制信息与双倍数据速率信号提高记忆效率和性能使更高的有效带宽。 |
| 颜色温度的变化 |
成本效益使灯色温变化从温暖到中性冷却的把拨通过使用可调远程磷和颜色混合光波导。 |
| 核心预取 |
提高接口的带宽,同时允许核心运行在较低的频率。 |
| 微分Rambus信号水平(DRSL) |
低电压,低功耗,微分信号标准,使可伸缩multi-GHz,双向的,点对点数据总线连接XIO™细胞XDR™DRAM设备。 |
| 数字CDR快速恢复 |
使快速恢复低延迟和低功耗状态。 |
| DRAM DLL /锁相环 |
提高存储系统的最高工作频率优化输入/输出(IO)时机。 |
| 双总线控制技术 |
双打的传输速率内存核心不需要更高的系统时钟速度。 |
| DPA的对策 |
基本技术来防止边信道攻击包括范围广泛的硬件、软件和协议技术安全防篡改设备 |
| 双锁相环循环/ DLL |
减少权力,硅区,使用锁相环集成电路成本/ DLL。允许一个锁相环/ DLL锁定几个任意阶段在共享关键常见的电路。 |
| 动态的点对点 |
使内存升级和扩展能力,同时保持高性能的点对点的信号。 |
| 动态的点对点技术增强 |
使性能、可伸缩性和下一代记忆系统的容量需求。民进党支持FlexLink™C /允许动态点对点功能命令/地址信号。民进党支持内存系统的扩展能力和粒度的访问。 |
| 增强FlexPhase™定时调整 |
支持灵活的信号之间的相位关系,允许精确的数据与芯片上的对齐命令/地址和时钟。FlexPhase增强改善FlexPhase电路的灵敏度和功能性能非常高的记忆系统操作20 gbps的数据速率。通过Rambus tb的带宽增强FlexPhase技术开发计划。 |
| FlexClocking™架构 |
FlexClocking技术架构,采用不对称的分区和地方重要的校准和时间控制器接口电路,大大简化DRAM的设计界面。 |
| FlexLink™C /接口 |
行业第一的小伙,可伸缩的点对点命令/地址通道。FlexLink C /提供了命令和地址信息DRAM使用单一,微分高速通信通道。FlexLink C /开发通过Rambus tb的带宽倡议。 |
| FlexMode™接口 |
微分和单端内存接口支持在一个SoC包装设计,没有额外的针,通过可编程信号分配IOs数据或命令/地址。 |
| FlexPhase™时机调整电路 |
支持灵活的信号之间的相位关系,允许精确的数据和时钟芯片上对齐。FlexPhase技术是一个关键的技术成分到系统上实现高数据率,引用一个外部时钟信号。此外,FlexPhase时间调整,可以在低空飞越架构特别有益,消除许多时间偏移量与过程相关的变化,驱动程序/接收器不匹配,芯片上的时钟和时钟驻波效应。FlexPhase技术的自动定心数据和时钟为设计师提供了一个快速和简单的设计方案为高速芯片互连。 |
| 飞行指令地址 |
飞行命令/地址架构改善记忆系统的信号完整性,从而实现更高per-pin比特率和系统能够GHz数据率。使用时结合FlexPhase™电路抗扭斜的时间源同步信号,飞行命令/地址架构增加内存带宽,保持低延迟,并避免clock-encoding的必要性。飞行的架构已经用于Rambus内存系统使数据速率的前提下可伸缩性。 |
| 完全微分内存架构 |
行业的第一个内存架构包含微分信号技术在所有关键信号控制器和DRAM内存之间的连接。完全微分内存架构(FDMA)使高速度、低噪音和低权力高性能内存系统。通过Rambus tb的带宽倡议FDMA开发。 |
| 减少抖动技术 |
提高了高速通信链路的信号完整性。通过减少抖动,记忆信号可以实现16 gbps的性能,使tb的带宽性能水平的新一代内存系统。 |
| 无透镜的智能传感器 |
低功耗、低成本的视觉传感技术捕捉信息丰富的场景数据在一个小小的形式使用一种革命性的新光学传感方法。 |
| Micro-Threading技术 |
减少行和列访问粒度导致显著的性能优势的应用程序处理数据对象。 |
| 光学显微镜头® |
光分布特征,提供可定制的控制的一致性和射线角为优越的应用效率。 |
| 模块连接器补偿 |
提高工作频率的系统利用模块连接器通过降低阻抗不连续的电气互连。 |
| 模块阻抗补偿 |
提高模块的工作频率降低造成的不连续soldered-on设备加载。 |
| 模块线程 |
模块线程提高吞吐量和功率效率的一个内存模块通过应用并行数据访问模块。 |
| 多层次信号应用于背板 |
提高数据传输速率和系统的高速并行和串行链路的利润用于频率有限的渠道。 |
| 地面附近的信号 |
附近地面信号(上天)是一种单端,ground-terminated信号技术,使高数据速率显著降低输入输出信号功率和设计复杂性,同时保持良好的信号完整性。 |
| 在死亡终止校准 |
包含在死亡终止阻抗改善信号环境通过减少电气不连续介绍off-die终止。 |
| 输出驱动校准 |
提高数据率和利润率维持系统电压稳定的电流或电压驱动水平引用一个外部电阻精度。 |
| 阶段Interpolator-Based CDR |
降低成本、力量和一个时钟和数据恢复电路,并提高了抖动性能在高速并行和串行链路和锁相环时钟和数据恢复(CDRs)。 |
| SolidCore™反射镜 |
紧凑的反射能力的生产严格控制、高效和高强度光束适合聚光灯。 |
| 空间采样过密 |
空间采样过密把每个像素来获取更多的数据和扩展动态范围的成像。 |
| 系统的飞行时间Levelization |
使非常大容量乘坐公交车内存或逻辑系统运行在高频率。简化了读/写调度从控制器逻辑。 |
| 温度补偿Self-Refresh |
使降低记忆力在self-refresh基于温度补偿的刷新率。 |
| TruEdge™领导耦合 |
LED-to-light指导耦合技术,提供93 - 96%的总输出到导光管。 |
| 变量时间采样过密 |
变量时间过采样需要多个样品单一曝光期间避免像素饱和画质改善传感器的信噪比和更好的室内和夜间摄影。 |
| 非常低振幅差信号 |
非常低振幅微分信号(VLSD)是一个双向,ground-referenced,微分信号技术,提供了一个高性能、低功耗和成本效益的解决方案应用程序要求的带宽和功率效率。 |
| VirtuOptic™反射镜 |
产生一个高度平行,高效的光输出,提供精确的射线角控制。 |
| 宽频率范围锁相环 |
简化并行和串行连接的应用程序与连续,宽带频率调整能力。 |
