加密加速器核心

加密加速器核心是如何运作的吗

加密加速器核心芯片制造商提供一个容易积分技术无关的soft-macro安全解决方案,提供各种级别的加密加速性能。

他们很容易集成到各种SoC和FPGA的架构和开发流。核心是为了最大化性能与硅面积要求。这些核心通过NIST CAVP向量。微分功率分析(DPA)保护的版本被广泛验证使用标准化的测试向量泄漏评估(TVLA)方法。

加密加速器核心作为RTL提供参考设计,允许顾客目标FPGA CMOS节点或家庭的选择。核心可以集成到任何建筑,如与一个合适的包装SoC巴士汽车附件,或作为内联流媒体加密管道的一部分。testbench设计数据库组成,测试向量,集成数据,仿真和综合脚本,都可以轻松适应匹配一个首选的设计流程和工具链。